Руководство для начинающих.

Часть 3.

Работа памяти

Продолжение, начало в №№14–15 1999г.

FPM и EDO

Чтобы ускорить основную операцию DRAM, проектировщики обошли некоторые из шагов, так как после первого доступа многократные биты читались в той же самой строке (последовательные адреса). Например, вместо циклической работы сигнала Выбора Адреса Строки /RAS для чтения каждой ячейки поддерживался низким и для последующей (устранение времени перезарядки /RAS). Таким образом запирается следующий адрес столбца немедленно после того, как /RAS появляется на контактах адреса. Адрес может не быть следующим последовательным, но должен находится в той же самой строке.

Другими словами, следующий доступ в той же самой строке повторил бы шаги с 4 по 9 DRAM операции чтения, описанной выше, и только сигнал /CAS на контакте будет циклически изменяться на шаге 9. Это называлось Быстрым Постраничным режимом (FPM — строка, называемая “страницей” данных).

Следующее усовершенствование работы DRAM позволило данным оставаться в буферах вывода даже с высоким /CAS (Продленные Данные Вывода, EDO). Это увеличило время доступности данных из усилителей, и поэтому позволило проектировщикам сократить время при последовательном или случайном чтении из одной и той же строки.

Асинхронный против Синхронного Интерфейса

Синхронизации в SRAM и DRAM чипах первоначально управлялись внутренним таймером, который был полностью отделен от системного, используемого CPU (то есть асинхронно). Это подразумевало то, что CPU должен был постоянно ждать данные из памяти, так как не “знал” точно, когда их ожидать. Если память была особенно медленной, дополнительное “состояние ожидания” было запрограммировано (обычно через BIOS установку) так, чтобы CPU не тратил лишнее время на ожидание данных.

Чтобы сделать память более эффективной, проектировщики добавили контакт сигнала, который разрешил системному таймеру управлять синхронизацией (CLK). С памятью, “синхронизированной” системным таймером, CPU теперь точно “знал”, через сколько циклов можно получить данные из памяти.

С синхронным интерфейсом многие из внутренних операций памяти находятся под управлением сигналов таймера. Это просто означает, что операция инициируется изменением уровня контакта CLK (обычно от высокого к низкому). Каждая операция в пределах чипа памяти использует конечное количество времени (в наносекундах), поэтому, зная цикл таймера, определяется число циклов, необходимых для завершения операции. Например, если операция требует 25ns, а цикл таймера — 10ns, то необходимо три цикла, чтобы ее завершить.

За это известное время процессор выполняет другие задачи, а данные забирает через определенное число циклов. С 60ns EDO (асинхронная память) процессор получит данные на 30ns позже, когда /RAS сообщен и сопровожден адресом столбца и сигналом /CAS (RAS добавит время к задержке CAS). Процессор должен ждать данные на выводе приблизительно еще 30ns (время доступа к столбцу). С синхронным интерфейсом процессор блокировал бы строку и адрес столбца, а затем выполнял бы другие задачи 60ns, пока DRAM работала под управлением сигналов таймера.

Конвейерная обработка

Одно из преимуществ синхронного интерфейса — конвейерная обработка (скрытие некоторых из внутренних операций). Этот принцип был осуществлен в кэш SRAM и теперь также используется в DRAM (это память SDRAM). Так как Центральный Процессор “знает” следующий адрес обращения намного раньше получения предварительно требуемых данных, драгоценные циклы могут быть потрачены впустую на ожидание этих данных, хранящихся в следующем адресе.

С конвейерной обработкой внутренние операции прерываются в стадии, когда они могут быть выполнены одновременно. Например, если три стадии определены как блокирование адреса, выключение столбца и посылка данных в буфер вывода, то процессор может послать следующий адрес, как только первый был декодирован, и на это будет затрачен только один цикл. Адреса помещаются в буфер адреса в то время, как выключатель столбца завершает свою работу и посылает данные в буфер вывода при каждом последующем цикле.

Преимущество конвейерной обработки состоит в том, что новый вывод данных может происходить каждый цикл, определяя синхронизацию X–1–1–1. Из следующей диаграммы видно, что когда “трубопровод полон”, вывод происходит каждый цикл. Эта диаграмма иллюстрирует конвейерную обработку, не показывая фактические операции и синхронизацию в чипе памяти.

Другие Методы для ускорения доступа к данным

Доступ в режим Взрывной обработки был осуществлен в SRAM кэш (Конвейерный Взрыв Кэш) и позволяет адресовать столбец внутренне после первого адреса, чтобы данные могли выводиться намного быстрее. Использование операции режима взрыва исключает время установки для блокирования по внешне заданному адресу.

Другой метод ускорить вывод состоит в создании такой архитектуры, в которой можно послать два или больше бита данных в буфер вывода за каждый цикл адресации. Удваивается разряд контактов вывода, и вдвое больше данных может выводиться за тот же период времени (Двойной Разряд Данных или DDR). В настоящее время это используется в некоторых SRAM кэш, чтобы не отставать от высококачественных процессоров, а скоро будет использоваться в DRAM.

Многобанковая архитектура, используемая в современных DRAMs (типа SDRAM) и Rambus DRAM также может скрывать многие из внутренних операций чипа. В то время, как один банк выдает данные, второй банк открывается, обновляется или подзаряжается. Ускорение достигнуто и с последовательным, и с произвольным доступом, так как каждый банк может быть адресован независимо. Другое преимущество состоит в том, что запрос может быть адресован на оба (или все) банки одновременно, действуя как внутренний кэш.

Синхронизация Памяти

Некоторые из часто задаваемых относительно памяти вопросов имеют отношение к синхронизации. Каковы лучшие параметры BIOS–настройки? Может ли 10ns SDRAM работать на 100Hz? Почему 10ns SDRAM обеспечивает незначительно более быструю работу, чем 60ns EDO?

В следующей статье будут рассмотрены проблемы синхронизации, типа состояний ожидания, CAS Время ожидания и циклического повторения. Будут также приведены примеры листов данных производителей памяти.

Продолжение в следующих номерах.

По вопросам приобретения любых видов оперативной памяти обращайтесь в компанию
“ФОРМОЗА – РУСТАВЕЛИ”. Телефон: 210-44-00.

спонсор статьи: